AMD 宣布代號「Venice」的第六代 EPYC 處理器已在台積電率先量產，採用 2nm 製程技術，成為業界首款正式邁入量產的 2nm 高效能運算產品，未來也將在美國亞利桑那廠擴產。
隨著代理式AI (Agentic AI)的工作負載日益沉重，資料中心對運算效能與能源效率的要求也直線飆升。AMD宣布代號為「Venice」的第六代EPYC處理器，已經在台灣率先採用台積電最先進的2nm製程技術進入量產。這不僅是AMD處理器藍圖的重大進展，更是業界首款正式邁入量產階段的2nm製程高效能運算 (HPC)產品。
2nm製程HPC首發：「Venice」搶下頭香，未來佈局美國亞利桑那廠
這次「Venice」的量產，確立AMD在次世代伺服器處理器製程上的領先優勢。
AMD董事長暨執行長蘇姿丰博士強調，在台積電2nm製程上推進「Venice 」量產，是加速下一代AI基礎設施發展的重要一步。透過雙方的深度合作，AMD能夠以符合市場需求的速度與規模，將最頂尖的運算技術推向市場。
值得注意的是，AMD這次不僅確認「Venice」已經在台灣的台積電廠房進入量產，更首度透露未來的產能擴展計畫——「Venice」未來也將在台積電位於美國亞利桑那州的晶圓廠展開量產。
此舉不僅呼應近年來供應鏈「地理多元化」的趨勢，也展現AMD在全球先進產能調度上的穩固基石。台積電董事長暨總裁魏哲家博士也對此表示，雙方的緊密合作證明結合領先製程技術與先進設計創新，在推動下一世代HPC與AI運算上的重要性。
應對「代理式AI」挑戰：下一波攻勢「Verano」將導入LPDDR技術
面對AI基礎設施在資料傳輸、網路、儲存與資安上的龐大壓力，AMD在會中也同步揭露2nm製程產品線的下一步佈局。
• 代號「Verano」接棒：同樣隸屬於第六代EPYC處理器陣容的「Verano」，將接續「Venice」的腳步，採用台積電2nm製程打造。
• 首度導入LPDDR創新整合：「Verano」的最大亮點在於，將在EPYC平台基礎上導入先進的LPDDR記憶體創新技術。這項設計專為支援雲端與AI運算工作負載而生，能在資料中心面臨極度「功耗限制」的環境下，提供業界領先的每美元每瓦效能 (Perf/Watt/$)，藉此滿足代理式AI日益增長的記憶體頻寬需求。
分析觀點：台積電先進製程與封裝技術的「完全體」展現
AMD這次搶先宣布2nm製程伺服器晶片進入量產，無疑是對競爭對手 (特別是近期積極推動自家製程的Intel)發出了一次強烈的火力展示。
從這次的發表可以看出，AMD與台積電的綁定已經相當深入。AMD的資料中心與AI產品組合，不僅完全仰賴台積電的先進製程 (如這次的2nm製程)，更高度依賴台積電獨步全球的先進封裝技術，包括3D堆疊的SoIC-X，以及2.5D的CoWoS-L。
當AI運算不再只是單純比拚GPU算力，而是考驗整個系統層級的資料吞吐與協調能力時，AMD憑藉EPYC處理器在2nm製程上的功耗與效能紅利，正逐步鞏固其在現代化雲端與AI基礎設施中不可或缺的霸主地位。
